半浮柵晶體管

　　性能和結(jié)構(gòu)

　　半浮柵晶體管（SFGT）：結(jié)構(gòu)巧 性能高

　　金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）是目前集成電路中最基本的器件，工藝的進(jìn)步讓MOSFET晶體管的尺寸不斷縮小，而其功率密度也一直在升高。我們常用的U盤等閃存芯片則采用了另一種稱為浮柵晶體管的器件。閃存又稱“非揮發(fā)性存儲(chǔ)器”。所謂“非揮發(fā)”，就是在芯片沒有供電的情況下，信息仍被保存不會(huì)丟失。這種器件在寫入和擦除時(shí)都需要有電流通過一層接近5納米厚的氧化硅介質(zhì)，因此需要較高的操作電壓（接近20伏）和較長(zhǎng)的時(shí)間（微秒級(jí)）?？茖W(xué)家們把一個(gè)隧穿場(chǎng)效應(yīng)晶體管（TFET）和浮柵器件結(jié)合起來，構(gòu)成了一種全新的“半浮柵”結(jié)構(gòu)的器件，稱為半浮柵晶體管。

　　“硅基TFET晶體管使用了硅體內(nèi)的量子隧穿效應(yīng)，而傳統(tǒng)的浮柵晶體管的擦寫操作則是使電子隧穿過絕緣介質(zhì)。”“隧穿”是量子世界的常見現(xiàn)象，可以“魔術(shù)般”地通過固體，好像擁有了穿墻術(shù)。“隧穿”勢(shì)壘越低，相當(dāng)于“墻”就越薄，器件隧穿所需電壓也就越低。把TFET和浮柵相結(jié)合，半浮柵晶體管（SFGT）的“數(shù)據(jù)”擦寫更加容易、迅速。“TFET為浮柵充放電、完成‘數(shù)據(jù)擦寫’的操作，‘半浮柵’則實(shí)現(xiàn)“數(shù)據(jù)存放和讀出”的功能。”傳統(tǒng)浮柵晶體管是將電子隧穿過高勢(shì)壘（禁帶寬度接近8.9 eV）的二氧化硅絕緣介質(zhì)，而半浮柵晶體管（SFGT）的隧穿發(fā)生在禁帶寬度僅1.1 eV的硅材料內(nèi)，隧穿勢(shì)壘大為降低。打個(gè)比方，原來在浮柵晶體管中，電子需要穿過的是一堵“鋼筋水泥墻”，而在半浮柵晶體管中只需要穿過“木板墻”，“穿墻”的難度和所需的電壓得以大幅降低，而速度則明顯提升。這種結(jié)構(gòu)設(shè)計(jì)可以讓半浮柵晶體管的數(shù)據(jù)擦寫更加容易、迅速，整個(gè)過程都可以在低電壓條件下完成，為實(shí)現(xiàn)芯片低功耗運(yùn)行創(chuàng)造了條件。

　　應(yīng)用領(lǐng)域

　　作為一種新型的基礎(chǔ)器件，半浮柵晶體管（SFGT）可應(yīng)用于不同的集成電路。首先，它可以取代一部分的SRAM，即靜態(tài)隨機(jī)存儲(chǔ)器。SRAM是一種具有高速靜態(tài)存取功能的存儲(chǔ)器，多應(yīng)用于中央處理器(CPU)內(nèi)的高速緩存，對(duì)處理器性能起到?jīng)Q定性的作用。傳統(tǒng)SRAM需用6個(gè)MOSFET晶體管才能構(gòu)成一個(gè)存儲(chǔ)單元，集成度較低，占用面積大。半浮柵晶體管則可以單個(gè)晶體管構(gòu)成一個(gè)存儲(chǔ)單元，存儲(chǔ)速度接近由6個(gè)晶體管構(gòu)成的SRAM存儲(chǔ)單元。因此，由半浮柵晶體管（SFGT）構(gòu)成的SRAM單元面積更小，密度相比傳統(tǒng)SRAM大約可提高10倍。顯然如果在同等工藝尺寸下，半浮柵晶體管（SFGT）構(gòu)成的SRAM具有高密度和低功耗的明顯優(yōu)勢(shì)。

　　其次，半浮柵晶體管（SFGT）還可以應(yīng)用于DRAM領(lǐng)域。DRAM（Dynamic Random Access Memory），即動(dòng)態(tài)隨機(jī)存儲(chǔ)器，廣泛應(yīng)用于計(jì)算機(jī)內(nèi)存。其基本單元由1T1C構(gòu)成，也就是一個(gè)晶體管加一個(gè)電容的結(jié)構(gòu)。由于其電容需要保持一定電荷量來有效地存儲(chǔ)信息，無法像MOSFET那樣持續(xù)縮小尺寸。業(yè)界通常通過挖“深槽”等手段制造特殊結(jié)構(gòu)的電容來縮小其占用的面積，但隨著存儲(chǔ)密度提升，電容加工的技術(shù)難度和成本大幅度提高。因此，業(yè)界一直在尋找可以用于制造DRAM的無電容器件技術(shù)，而半浮柵晶體管（SFGT）構(gòu)成的DRAM無需電容器便可實(shí)現(xiàn)傳統(tǒng)DRAM全部功能，不但成本大幅降低，而且集成度更高，讀寫速度更快。

　　半浮柵晶體管（SFGT）不但應(yīng)用于存儲(chǔ)器，它還可以應(yīng)用于主動(dòng)式圖像傳感器芯片(APS)。傳統(tǒng)的圖像傳感器芯片需要用三個(gè)晶體管和一個(gè)感光二極管構(gòu)成一個(gè)感光單元，而由單個(gè)半浮柵晶體管構(gòu)成的新型圖像傳感器單元在面積上能縮小20%以上。感光單元密度提高，使圖像傳感器芯片的分辨率和靈敏度得到提升。制造工藝和產(chǎn)業(yè)發(fā)展

　　制造工藝

　　不同于實(shí)驗(yàn)室研究的基于碳納米管、石墨烯等新材料的晶體管，半浮柵晶體管（SFGT）是一種基于標(biāo)準(zhǔn)硅CMOS工藝的微電子器件。SFGT原型器件首先在復(fù)旦大學(xué)的實(shí)驗(yàn)室中研制成功，而與標(biāo)準(zhǔn)CMOS工藝兼容的SFGT器件也已在國(guó)內(nèi)生產(chǎn)線上成功制造出來。半浮柵晶體管（SFGT）兼容現(xiàn)有主流硅集成電路制造工藝，具有很好的產(chǎn)業(yè)化基礎(chǔ)。半浮柵晶體管（SFGT）并不需要對(duì)現(xiàn)有集成電路制造工藝進(jìn)行很大的改動(dòng)。