微架構(gòu) 又名：微體系結(jié)構(gòu)/微處理器體系結(jié)構(gòu)

概述：

　　微架構(gòu)(英語(yǔ):Microarchitecture)又稱為微體系結(jié)構(gòu)/微處理器體系結(jié)構(gòu)。是在計(jì)算機(jī)工程中，將一種給定的 指令集架構(gòu) (instruction set architecture)在處理器中執(zhí)行的方法。一種給定指令集可以在不同的微架構(gòu)中執(zhí)行。實(shí)施中可能因應(yīng)不同的設(shè)計(jì)目的和技術(shù)提升而有所不同。計(jì)算機(jī)架構(gòu)是微架構(gòu)和指令集設(shè)計(jì)的結(jié)合。

​基本部件：

　　微架構(gòu)因應(yīng)計(jì)算機(jī)指令系統(tǒng)的執(zhí)行過(guò)程來(lái)設(shè)計(jì)。

折疊計(jì)算機(jī)指令的執(zhí)行過(guò)程

　　一般包含以下內(nèi)容:

　　1. 提取指令

　　2. 編譯指令

　　3. 計(jì)算機(jī)操作數(shù)所存放的地址

　　4. 提取操作數(shù)

　　5. 執(zhí)行指令

　　6. 返回結(jié)果

折疊新型的微架構(gòu)b包含部件

　　流水線執(zhí)行機(jī)制

　　指令發(fā)射和調(diào)度機(jī)制

　　On-die cache 片上高速緩存

　　存儲(chǔ)器管理機(jī)制

　　協(xié)調(diào)處理器

　　轉(zhuǎn)移預(yù)測(cè)機(jī)制

與指令集架構(gòu)的關(guān)系

　　指令集架構(gòu)大致上和處理器的程式設(shè)計(jì)模型(programming model)一樣。指令集架構(gòu)包括執(zhí)行模型(execution model)，暫存器（Processor register），位址和數(shù)據(jù)格式等。微架構(gòu)包括處理器的組成部份和對(duì)指令集架構(gòu)的連接和操作。一個(gè)系統(tǒng)的微架構(gòu)通常以描述不同微架構(gòu)組成部份如何互相連接的平面圖代表，而這些微架構(gòu)組成部份可以是簡(jiǎn)單的邏輯門（Logic gates），電阻，或是算術(shù)邏輯單元（Arithmetic logic unit　，ALU）等大型元件。這些平面圖通常把數(shù)據(jù)路徑（Data path）和控制路徑（control path）分開。每個(gè)組成部份會(huì)以示意圖表達(dá)他們和執(zhí)行他們的邏輯門之間的連系。